

## 日 本 国 特 許 庁

PATENT OFFICE  
JAPANESE GOVERNMENT1c714 U.S. PTO  
09/667776  
09/23/00

別紙添付の書類に記載されている事項は下記の出願書類に記載されて  
いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed  
with this Office.

出 願 年 月 日  
Date of Application:

1999年 9月22日

出 願 番 号  
Application Number:

平成11年特許願第267889号

出 願 人  
Applicant(s):


株式会社東芝

CERTIFIED COPY OF  
PRIORITY DOCUMENT

2000年 6月 9日

特許庁長官  
Commissioner,  
Patent Office

近 藤 隆 彦



出証番号 出証特2000-3044242

【書類名】 特許願

【整理番号】 13A9990261

【あて先】 特許庁長官殿

【国際特許分類】 G06F 9/38

【発明の名称】 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体

【請求項の数】 11

【発明者】

    【住所又は居所】 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝  
研究開発センター内

    【氏名】 吉川 宜史

【特許出願人】

    【識別番号】 000003078

    【氏名又は名称】 株式会社 東芝

【代理人】

    【識別番号】 100083161

    【弁理士】

    【氏名又は名称】 外川 英明

    【電話番号】 03-3457-2512

【手数料の表示】

    【予納台帳番号】 010261

    【納付金額】 21,000円

【提出物件の目録】

    【物件名】 明細書 1

    【物件名】 図面 1

    【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体

【特許請求の範囲】

【請求項 1】

複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置において、

前記プログラムが予め定められたデータ依存性を有する命令列の単位で区切られ、各命令列間の制御依存性は所定の条件により該命令列を承認もしくは否認するコミット命令により表現され、該命令列間のデータ依存性は該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与することにより表現され、

前記データ依存性を有する命令列が該命令列の単位で区切られたプログラム区間のいずれに属する命令列であるかを識別するための識別番号を該命令列に含まれる命令毎に付与する識別番号付与手段と、前記データ依存性を有する命令列の単位で命令を前記複数のバッファに割り当てる演算器割当手段と、特定の命令列が前記コミット命令の実行により承認された場合にのみレジスタを更新させるレジスタ更新手段と、特定の命令列が前記コミット命令の実行により承認された場合にのみメモリを更新させるメモリ更新手段とを備えたことを特徴とする中央演算装置。

【請求項 2】

前記識別番号付与手段は、

直前の命令に付与した識別番号を保持する識別番号カウンタ手段と、

識別番号を付与すべき命令が前記コミット命令以外の命令である場合には、前記カウンタ手段に保持されている識別番号と同じ識別番号を付与し、識別番号を付与すべき命令が前記コミット命令である場合には、前記識別番号カウンタ手段に保持されている識別番号を 1 だけ増加させた識別番号を付与する手段とを含むことを特徴とする請求項 1 に記載の中央演算装置。

【請求項 3】

前記演算器割当手段は、

前記データ依存性を有する命令列が、前記複数のバッファのいずれに割り当てられているかを示す情報を保持し、

ある命令が属する前記データ依存性を有する命令列に対するバッファの割り当てが存在する場合には、前記情報を参照して該命令を該命令列に対応するバッファに割り当て、該命令列に対するバッファの割り当てが存在しない場合には、前記複数のバッファの中から、処理が行なわれていないバッファを選んで該命令を割り当てることを特徴とする請求項 1 に記載の中央演算装置。

【請求項 4】

前記演算器割当手段は、

予め定められた規則により各データ依存性を有する命令列を前記複数のバッファに割り当てることを特徴とする請求項 1 に記載の中央演算装置。

【請求項 5】

前記レジスタ更新手段は、

前記複数のバッファから特定の命令が消去される際に、前記特定の命令を含む前記データ依存性を有する命令列が前記コミット命令の実行により承認された場合には、該特定の命令が特定のレジスタに退避した結果を用いてレジスタを更新し、該命令列が前記コミット命令の実行により否認された場合にはレジスタの更新を行なわないことを特徴とする請求項 1 に記載の中央演算装置。

【請求項 6】

前記メモリ更新手段は、

前記演算実行ユニットで実行されたストア命令に関する情報を保持し、前記複数のバッファから前記ストア命令が消去される際に、前記ストア命令が含まれる前記データ依存性を有する命令列が前記コミット命令の実行により承認された場合には該ストア命令が登録した情報を用いてメモリを更新し、該命令列が前記コミット命令の実行により否認された場合にはメモリの更新を行なわないことを特徴とする請求項 1 に記載の中央演算装置。

【請求項 7】

前記フラグが付与されたレジスタを使用する命令をデコードする際に、該レジ

スタを使用不可とし、該レジスタが命令により更新された際に該レジスタを使用可とすることを特徴とする請求項 1 に記載の中央演算装置。

【請求項 8】

前記演算実行ユニットは、

特定の命令の実行結果を命令の出力オペランドとは異なるレジスタに一旦退避し、該特定の命令が含まれる前記データ依存性を有する命令列が前記コミット命令の実行により承認されたのちに、該レジスタの情報をレジスタ更新手段に送ることを特徴とする請求項 1 に記載の中央演算装置。

【請求項 9】

前記複数のバッファから該演算実行ユニットに送ることが可能な命令が複数存在する場合に、投機的でない命令を投機的な命令より優先させて該演算実行ユニットに送ることを特徴とする請求項 1 に記載の中央演算装置。

【請求項 10】

複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置で実行されるプログラムを生成するコンパイル方法であって、

前記プログラムを予め定められたデータ依存性を有する命令列の単位で区切ったときに、該命令列のいずれに属する命令であるかを識別するための識別番号を命令毎に付与するとともに、該命令列間の制御依存性を表現するために、該命令列の承認もしくは否認を行なうコミット命令を発行し、該命令列間のデータ依存性を表現するために、該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与することを特徴とするコンパイル方法。

【請求項 11】

複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置で実行されるプログラムを生成するコンパイル手順であって、

前記プログラムを予め定められたデータ依存性を有する命令列の単位で区切ったときに、該命令列のいずれに属する命令であるかを識別するための識別番号を

命令毎に付与するとともに、該命令列間の制御依存性を表現するために、該命令列の承認もしくは否認を行なうコミット命令を発行し、該命令列間のデータ依存性を表現するために、該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与する手順を含むコンパイル手順をコンピュータで実行するためのコンパイルプログラムを記録したコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、複数の命令を並列実行可能な中央演算装置、中央演算装置で実行されるプログラムを生成するコンパイル方法、およびコンパイルプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。

【0002】

【従来の技術】

命令並列度の向上は、計算機システムの高性能化を図る方法の一つである。制御依存性（条件分岐先の命令は、分岐条件を出力する演算が完了して条件が確定するまでは実行できない）や、データ依存性（命令は、その入力を生成する全ての命令が完了するまでは実行できない）は並列度を向上させる上での大きな障害となり、十分な命令並列度を得るためにはこれらの依存性を投機的に解除する方式が必要となる。

【0003】

互いに依存性のある命令を並列実行する従来の方式としては、制御依存性については `predicated execution` と分岐予測があり、データ依存性については `dependence collapsing` と `value prediction` がある。以下、これらの方式について説明する。

【0004】

`predicated execution` は命令に `predicate` と呼ばれる新たなソースオペランドを付加し、`predicate` の真偽によりその命令が実行されるべきかどうかを表現するものである。

## 【0005】

図27にpredicate付き命令を含まないプログラムコードの一例を示す。この例では、条件分岐命令beqにより、レジスタr3の値とレジスタr4の値とが等しい場合にはラベルL2に分岐し、等しくない場合にはbeqの次の命令が実行される。

## 【0006】

図28は図27のプログラムコードと同じ内容をpredicate用いて表したものである。(1)のpseq命令(predicateセット命令)は、条件が成立した場合、本例ではレジスタr3の値とレジスタr4の値とが等しい場合に、p1にpredicate値として1を、p2にpredicate値として0をセットする。一方、条件が成立しない場合、本例ではレジスタr3の値とレジスタr4の値とが等しくない場合に、p1を0に、p2を1にセットする。

## 【0007】

また、図28の(2)～(4)のように、<p1>あるいは<p2>のようなpredicateが付いた命令については、< >内の変数がpseq命令より1にセットされた場合にのみ、その命令の結果がレジスタに反映される。一方、(5)のように、predicateが付いていない命令については、常に、その命令の結果がレジスタに反映される。

## 【0008】

したがって、図28のプログラムコードにおいて、レジスタr3の値とレジスタr4の値とが等しいときは、pseq命令によりp1に1、p2に0がセットされ、このとき<p1>が付いた命令“sll r6, r10, 2”, “li r5, 1”と、predicateが付いていない命令“move r2, r5”の結果だけがレジスタに反映されることになるため、図27でL2に分岐した場合と同様の結果が得られる。同様に、レジスタr3の値とレジスタr4の値とが等しくないときは、p1は0、p2は1にセットされ、このとき<p2>が付いた命令“li r5, 0”と、predicateが付いていない命令“move r2, r5”の結果だけがレジスタに反映されることになるため、図27

でL2に分岐しなかった場合と同様の結果となる。

【0009】

`predicated execution`の実施形態としては、`predicate`の真偽によらず命令を実行し、真偽が判明した時点で真の命令の実行結果のみを状態に反映させる方法と、`predicate`の真偽が判明するまで命令を実行せず、真と判明した命令のみを実行する方法があるが、制御依存する命令を並列に実行できるのは前者の方法だけである。

【0010】

分岐予測方式は、条件分岐命令の分岐先を条件が決まる前に予測する方式である。予測方法としては、分岐予測先を静的に指定する方法（例えば、ループの繰り返しを判定するための条件分岐命令は、常に分岐すると予測する方法）や、専用のハードウェアを用いて動的に予測する方法（例えば、分岐命令ごとに前回の分岐方向を記録しておき、次回に分岐時には前回と同じ方向に分岐すると予測する方法）、これらの2つを組み合わせる方法があり、それぞれの方法に対して様々な実現手段が提案されている。

【0011】

演算装置は予測先の命令を投機的に実行しておき、予測した分岐命令の条件が確定した時点で、予測が正しかったかどうかを判定する。予測が正しい場合には投機的に実行した命令の結果を演算装置の状態に反映させる。予測が誤っていた場合には投機的に実行した命令の結果は捨てられ、正しい分岐先に戻ってプログラムコードの実行を再開する。

【0012】

`dependence collapsing`では、データ依存する命令列を特殊な演算器で実行できる1命令に変換して実行する方式である。主に浮動小数点演算やマルチメディア演算に適用されている。

【0013】

`value prediction`は命令の入力が確定する前にその出力結果を予測する方式である。出力が予測された命令にデータ依存する命令列を予測された値を元に実行することで、データ依存する2つの命令列を並列に実行するこ



とができるようになる。

【0014】

出力結果を予測する方法には、命令が前に出力した結果を記録しておき、その値を次の予測値とする方法や、出力が特定の法則（例えば、出力値が一定の割合で増減しているという法則や、何種類かの出力値が一定の順序で繰り返し出力されているという法則など）によって変化しているような命令を発見し、その法則に従って出力を予測する方法等が提案されている。

【0015】

value predictionは現在の所はまだ研究段階であり、予測の適用率（予測を必要とする動的な命令数に対する、実際に予測が適用できた命令数の割合）、予測的中率（予測を適用した命令数に対する、予測が正しかった命令数の割合）ともにそれほど高くはなく、この手法を採用している一般的な演算装置は存在していない。

【0016】

【発明が解決しようとする課題】

上述した依存性のある命令の並列実行方式のうち、まずpredicated executionについては、分岐先の1方向に存在する命令は実行する必要がないにもかかわらず、両方向に存在する命令を実行しなければならないという問題がある。実行する必要のない命令により演算器が占有されると有効な命令の実行率が低下するため、全体の命令実行効率は低下してしまう。

【0017】

また、predicated executionにおいては、命令間の制御依存関係はpredicateを介したデータ依存関係に置換されるため、predicateをセットする命令列（変換前は分岐命令の条件をセットする命令列）とpredicateを入力とする命令列（変換前は分岐先の命令列）は依然依存関係にあり、これらの命令列はプログラムコード上に依存順に配置される必要がある。よって、複数の分岐命令を越えた先の命令をout-of-order実行するためには、命令がout-of-order実行できるかどうかを判定する装置（例えば、スーパースカラでは命令ウィンドウ）に多くのエントリ

を持たせる必要が生じる。

【0018】

分岐予測においては、ある分岐命令で分岐先の予測を誤ると、最悪の場合それ以後に実行される命令の全てが必要のない命令になってしまうという問題がある。個々の分岐命令の予測的中率は高くても、分岐予測が複数回連続して的中する確率は低くなるため、複数の分岐命令を越えた先にある命令の実行は、多くの場合無駄な命令実行になる。

【0019】

また、制御依存する命令をプログラムコード上に並列に配置することはできないため、複数の分岐命令を越えた先の命令を `out-of-order` 実行する場合には、`predicated execution` と同様に規模の大きなハードウェアが必要となる。

【0020】

`dependence collapsing` は、浮動少数点演算のような複雑な命令の演算時間を短縮する効果があるが、単純な命令ではさほど効果はない。また、変換後の命令を実行するための、専用の演算器が必要となる。

【0021】

`value prediction` では、命令の出力結果を予測することにより、その命令以後の命令列と、その命令がデータ依存する命令列とを並列に実行できるようになる。しかしながら、これらの命令列は予測が正しかったかどうかを確認するために、プログラムコード上に元のデータ依存順に配置されなければならない。よって、`predicated execution` や分岐予測と同様、十分な `out-of-order` 実行を行うには多くのエントリを持った `out-of-order` 実行判定装置が必要となる。

【0022】

本発明は、上記事情を考慮してなされたもので、より小さな `out-of-order` 実行判定装置を用いて、従来のハードウェアで実現されていた `out-of-order` 実行より広い範囲での `out-of-order` 実行を可能とし、かつ不必要な命令実行が生じた場合においても、性能低下の度合を従来の手

法より小さくすることを可能とする中央演算装置及びコンパイル方法を提供することを目的とする。

【 0 0 2 3 】

【課題を解決するための手段】

本発明は、複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置（例えば、スーパースカラプロセッサ）において、前記プログラムが予め定められたデータ依存性を有する命令列（タスク）の単位で区切られ、各命令列間の制御依存性は所定の条件により該命令列を承認もしくは否認するコミット命令により表現され、該命令列間のデータ依存性は該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与することにより表現され、前記データ依存性を有する命令列が該命令列の単位で区切られたプログラム区間のいずれに属する命令列であるかを識別するための識別番号を該命令列に含まれる命令毎に付与する識別番号付与手段と、前記データ依存性を有する命令列の単位で命令を前記複数のバッファに割り当てる演算器割当手段と、特定の命令列が前記コミット命令の実行により承認された場合にのみレジスタを更新させるレジスタ更新手段（例えばグローバルレジスタ更新部）と、特定の命令列が前記コミット命令の実行により承認された場合にのみメモリを更新させるメモリ更新手段（例えばストアバッファ）とを備えたことを特徴とする中央演算装置を提供する。

【 0 0 2 4 】

ここで、前記識別番号付与手段は、直前の命令に付与した識別番号を保持する識別番号カウンタ手段と、識別番号を付与すべき命令が前記コミット命令以外の命令である場合には、前記カウンタ手段に保持されている識別番号と同じ識別番号を付与し、識別番号を付与すべき命令が前記コミット命令である場合には、前記識別番号カウンタ手段に保持されている識別番号を 1 だけ増加させた識別番号を付与する手段とを含むようにしてもよい。

【 0 0 2 5 】

また、前記演算器割当手段は、前記データ依存性を有する命令列が、前記複数

のバッファのいずれに割り当てられているかを示す情報を保持し、ある命令が属する前記データ依存性を有する命令列に対するバッファの割り当てが存在する場合には、前記情報を参照して該命令を該命令列に対応するバッファに割り当て、該命令列に対するバッファの割り当てが存在しない場合には、該命令が割り当てられた前記複数のバッファの中から、処理が行なわれていないバッファを選んで該命令を割り当てるようにしてもよい。

【 0 0 2 6 】

一方、前記演算器割当手段は、予め定められた規則により各データ依存性を有する命令列を前記複数のバッファに割り当てるようにしてもよい。

【 0 0 2 7 】

また、前記レジスタ更新手段は、前記複数のバッファから特定の命令が消去される際に、前記特定の命令を含む前記データ依存性を有する命令列が前記コミット命令の実行により承認された場合には、該特定の命令が特定のレジスタに退避した結果を用いてレジスタを更新し、該命令列が前記コミット命令の実行により否認された場合にはレジスタの更新を行なわないようにしてもよい。

【 0 0 2 8 】

また、前記メモリ更新手段は、前記演算実行ユニットで実行されたストア命令に関する情報を保持し、前記複数のバッファから前記ストア命令が消去される際に、前記ストア命令が含まれる前記データ依存性を有する命令列が前記コミット命令の実行により承認された場合には該ストア命令が登録した情報を用いてメモリを更新し、該命令列が前記コミット命令の実行により否認された場合にはメモリの更新を行なわないようにしてもよい。

【 0 0 2 9 】

また、前記フラグが付与されたレジスタを使用する命令をデコードする際に、該レジスタを使用不可とし、該レジスタが命令により更新された際に該レジスタを使用可とするようにしてもよい。

【 0 0 3 0 】

また、前記演算実行ユニットは、特定の命令の実行結果を命令の出力オペランドとは異なるレジスタに一旦退避し、該特定の命令が含まれる前記データ依存性

を有する命令列が前記コミット命令の実行により承認されたのちに、該レジスタの情報をレジスタ更新手段に送るようにしてもよい。

【 0 0 3 1 】

また、前記複数のバッファから該演算実行ユニットに送ることが可能な命令が複数存在する場合に、投機的でない命令を投機的な命令より優先させて該演算実行ユニットに送るようにしてもよい。

【 0 0 3 2 】

なお、上記した本発明にかかる中央演算装置は、中央演算装置における命令処理方法として実施することもできる。

【 0 0 3 3 】

さらに、本発明では、複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置で実行されるプログラムを生成するコンパイル方法であって、前記プログラムを予め定められたデータ依存性を有する命令列の単位で区切ったときに、該命令列のいずれに属する命令であるかを識別するための識別番号を命令毎に付与するとともに、該命令列間の制御依存性を表現するために、該命令列の承認もしくは否認を行なうコミット命令を発行し、該命令列間のデータ依存性を表現するために、該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与することを特徴とするコンパイル方法を提供する。

【 0 0 3 4 】

なお、上記した本発明にかかるコンパイル方法は、コンパイル装置として実施することもできる。

【 0 0 3 5 】

さらに、本発明では、複数の演算実行ユニットと該演算実行ユニットに属する複数のバッファを備え、プログラムの命令列を前記バッファに割り当てる中央演算装置で実行されるプログラムを生成するコンパイル手順であって、前記プログラムを予め定められたデータ依存性を有する命令列の単位で区切ったときに、該命令列のいずれに属する命令であるかを識別するための識別番号を命令毎に付与

するとともに、該命令列間の制御依存性を表現するために、該命令列の承認もしくは否認を行なうコミット命令を発行し、該命令列間のデータ依存性を表現するために、該命令列に含まれる命令がデータの生成側か消費側かを示すフラグを該命令が使用するレジスタに付与する手順を含むコンパイル手順をコンピュータで実行するためのコンパイルプログラムを記録したコンピュータ読み取り可能な記録媒体を提供する。

## 【0036】

本発明では、ある命令の実行前に、その命令と制御依存関係、またはデータ依存関係にある命令を投機的に実行する命令処理方式において、データ依存する命令列（の各命令）に対して、データ依存列ごとに固有の識別番号を付加することにより、データ依存する命令列に属する命令をグループ（タスク）として管理することで、命令と命令の制御依存関係をプログラム上の配置位置に依らずに表現可能とし（該識別番号を持つ命令を条件により承認もしくは否認するコミット命令を発行することで制御依存関係の表現を可能とし）、さらに制御投機的に実行可能な命令を選択し実行するために必要なハードウェアを、従来の制御投機的命令実行方式に比較してより少なくすることができる（例えば、従来の命令ウィンドウよりも記憶容量の小さいハードウェアで、且つ、従来の投機的実行方式よりも小さな命令集合から実行可能な命令を選び出すことにより、効果的な制御投機的命令実行を可能とする）。

## 【0037】

また、命令と命令のデータ依存関係を、データを生成する命令の出力レジスタ、またはデータを消費する命令の入力レジスタに、それぞれ生成フラグ、消費フラグを付加することにより、命令と命令のデータ依存関係をプログラム上の配置位置に依らずに表現可能とし（生成フラグ、消費フラグの付加された命令のフェッチ時に該レジスタを使用不可とし、レジスタの値が更新されたときに使用可とすることでデータ依存する命令間の実行順序を保証し）、さらにデータ投機的に実行可能な命令を選択し実行するために必要なハードウェアを、制御投機的実行と同様の理由により、従来のデータ投機的命令実行方式に比較してより少なくすることができる。

## 【 0 0 3 8 】

このように、本発明によれば、単純なハードウェアにより効果的な命令の投機的実行が可能となる。

## 【 0 0 3 9 】

また、これにより、単純なハードウェアが要求されるプロセッサにおいても投機的実行が可能になるという効果がある。また、投機的に実行可能な命令を選び出すためのハードウェアが小さいために、より多くの分岐命令を越える制御投機的実行や、より多くのデータ依存列を越えるデータ投機的実行が可能となり、一般的な方式による投機的実行より性能が向上するという効果がある。さらに、本発明は命令が投機的か否かをプログラム上に明示し、演算ユニットの使用に際しては投機的でない命令を優先させることにより、実際には実行する必要のない命令が投機的に実行されることによる性能低下を防ぐことが可能となるという効果がある。

## 【 0 0 4 0 】

## 【発明の実施の形態】

以下、図面を参照しながら発明の実施形態を説明する。

## 【 0 0 4 1 】

図 1 は、本実施形態に係るプロセッサ（中央演算装置）の構成例を示すブロック図である。

## 【 0 0 4 2 】

図 1 に示されるように、本実施形態に係るプロセッサは、メモリ 1、アドレス生成部 2、命令フェッチ部 3、命令キュー 4、命令デコード部 5、タスクウィンドウ識別子生成部（識別番号付与手段） 6、演算器割当部（演算器割当手段） 7、実行キュー（バッファ） 8～10、オペランド状態判定部 11、ローカルレジスタ 15～17、命令実行ユニット（演算実行ユニット） 12～14、グローバルレジスタ 18、グローバルレジスタ更新部（レジスタ更新手段） 19、ロードバッファ 20、ストアバッファ（メモリ更新手段） 21 を持つ。

## 【 0 0 4 3 】

なお、本プロセッサの持つ命令実行ユニット（12～14）の個数は一例であ

り、これに限定されるものではない。また、図1の例では、レジスタは全ての命令により使用できるグローバルレジスタ(19)と、特定の演算ユニットに属する命令キューにある命令のみ利用できるローカルレジスタ(15~17)に分割されているが、グローバルレジスタのみを用いる実施形態も考えられる。

#### 【0044】

本実施形態では、コンパイラによりデータ依存すると見なされた命令列を「タスク」と呼ぶものとする。つまり、タスクに属する命令は、該命令よりプログラム上で前に配置された同タスクに属する命令に対してデータ依存関係にある。また、コミット命令の直後から始まり、コミット命令で終わる部分を「タスクウィンドウ」と呼ぶものとする。つまり、タスクウィンドウの終端の命令はコミット命令であり、かつ、そのタスクウィンドウにおいて唯一のコミット命令である。

#### 【0045】

また、本実施形態では、プロセッサ内において、各命令がどのタスクに属するかを識別するために、各命令には、それが属するタスクに固有の「タスク番号」がコンパイラにより付与される。また、各命令がどのタスクウィンドウに属するかを識別するために、各命令には、それが属するタスクウィンドウに固有の「タスクウィンドウ番号」がタスクウィンドウ識別子生成部により付与される。

#### 【0046】

図1のプロセッサの主なユニットの概要は次の通りである。

#### 【0047】

タスクウィンドウ識別子生成部6は、デコードされた命令に対して付与すべきタスクウィンドウ番号を生成するためのユニットで、少なくとも連続する2つのタスクウィンドウに対して異なる識別子を付与する。タスクウィンドウ識別子生成部6は例えば最大値が2以上のループカウンタで実現できる。

#### 【0048】

演算器割当部7は、デコードされた命令をどの実行キューに挿入するかを決定して、命令を挿入するユニットである。実行キューからの命令実行は、実行キューに命令が挿入された順序で行われる。

#### 【0049】



オペランド状態判定部 11 は、デコードされた命令が使用するオペランドが使用可能かどうかを判定するためのユニットである。

【0050】

グローバルレジスタ更新部 19 は、コミット命令により承認された命令によるグローバルレジスタの更新が、1 命令ずつ行われるよう制御するためのユニットである。

【0051】

ロードバッファ 20 は、ロード命令が依存するストア命令がストアバッファに登録されているかどうかを求め、該ストア命令がストアバッファに登録されている場合にはストアバッファの値をロードし、登録されていない場合にはデータキャッシュおよびメモリから値をロードするユニットである。

【0052】

ストアバッファ 21 は、実行されるストア命令に関する情報（ストアする値やアドレスなど）を保存しておき、該ストア命令がコミット命令により承認された後に、保存された情報に基づいて、ストアバッファの登録順にメモリを更新するユニットである。

【0053】

本実施形態のプロセッサは、概略的には、命令をタスク単位で実行キューに登録し、実行キューからの実行は登録順に行ない、グローバルレジスタやメモリを更新する命令の結果はローカルレジスタやストアバッファに一時保存して、コミット命令により承認された命令の演算結果のみをプロセッサの状態に反映させるものであり、データ依存・制御依存にともなう命令の配置位置の制約をなくすことで並列度を抽出するために必要なバッファのサイズを小さくすることを可能とし、且つ実行可能な命令を命令キューの先頭の命令のみから選び出すことで命令の選択処理時間を短縮してより多くの分岐命令やデータ依存列を越える命令を投機的に実行することができる。

【0054】

次に、図 2 に、本実施形態のプロセッサにおけるパイプライン処理の流れの一例を示す。

## 【0055】

命令フェッチ部3は、アドレス生成部2により示される命令アドレスをアドレスバス22で指定し、その命令から始まる複数の命令を命令キャッシュまたはメモリから命令フェッチバス23を介してフェッチする（ステップS11）。フェッチされた命令は、命令キューバス24を介して命令キュー4にフェッチ順に挿入される。

## 【0056】

命令フェッチ部3は、命令キューが一杯になった場合には命令キューに空きができるまで次のフェッチを停止する。

## 【0057】

アドレス生成部2は、通常は最後にフェッチした命令の次を指すように更新される。ただし、1. ジャンプ命令が承認されたとき、2. l c m t 命令をフェッチしたときには、アドレス生成部2は各命令が指定するアドレスを指すように更新される。

## 【0058】

命令デコード部5は、命令キュー4の先頭から、複数の命令をデコードバス25を介してデコードし、各命令についてその種類と使用するオペランド、消費・生成フラグおよび命令のタスク番号を得る（ステップS12）。さらに、タスクウィンドウ識別子生成部6から各命令のタスクウィンドウ番号を得て（ステップS13）、これらの情報を演算器割当部7に送る。

## 【0059】

演算器割当部7は、命令デコード部から送られた情報を用いて命令を挿入する実行キューを選択し、実行キューバス26～28を介して挿入する（ステップS14）。挿入すべき実行キューが一杯の場合には、実行キューに空きができるまで待ち、その間は命令デコード部による命令のデコードを停止させる。また、実行キューにまだ実行されていないコミット命令が存在している状態で、新たなコミット命令をデコードした場合にも同様の処理を行なう。

## 【0060】

演算器割当部7は、命令が使用する命令実行ユニットを命令アドレスから得る

。その命令実行ユニットに属する実行キューの中から、命令を挿入する実行キューを選択する方式については、いくつかの実現例が考えられる。

#### 【0061】

例えば、演算器割当部7における実行キューの選択方式としては、図3のように、タスク番号と実行キューのマップを保持するメモリを持たせて、命令のタスク番号に対するマップが存在する場合には、該マップで示される実行キューに命令を挿入し、マップが存在しない場合には命令が使用する命令実行ユニットに属する実行キューの中から空の実行キューを選択して挿入し、タスク番号と実行キューとのマップを生成するものが考えられる。コミット命令によりタスクが承認・否認されると、そのタスクに対するマップは破棄される。

#### 【0062】

命令の実行キューへの割当をコンパイラで行なう場合には、命令デコード部5はデコードの際に命令を挿入すべき実行キューに関する情報を得る。この場合には、演算器割当部7はこの情報に従って実行キューを選択して命令を挿入する。

#### 【0063】

図4に実行キューの構成例を示す。この例では、実行キューはリングバッファとして構成されている。実行キューには、1. head、2. tail、3. execute、4. commitの4つのポインタがある。headポインタ、tailポインタはリングバッファに登録されているエントリの先頭と終端を示すポインタである。executeポインタは次に実行すべきエントリを示すポインタで、命令が実行されると次のエントリを指すように移動される。commitポインタは次にグローバルレジスタ・メモリを更新する命令を指すポインタで、更新が完了すると次のグローバルレジスタ・メモリを更新する命令を指すように移動される。

#### 【0064】

実行キューの各エントリは、命令の種類、使用するオペランド、例外情報を記録するフィールドを持つ。承認・否認されていない命令が例外を起こした場合には、その例外に関する情報が対応するフィールドに記録され、例外処理は承認後まで遅らされる。

## 【0065】

オペランド状態判定部 11 は実行キュー 8～10 の先頭の命令が使用するオペランドが使用可能かどうかを判定した（ステップ S15）後、オペランドが使用可能で且つその命令を実行する命令実行ユニット（キューの属する命令実行ユニット）に空きがあれば命令を対応する命令バスを介して転送し、オペランドをグローバルレジスタ 18 およびローカルレジスタ 15～17 からフェッチした後、命令が実行される（ステップ S16）。

## 【0066】

オペランド状態判定部 11 は、図 5 に示すようなレジスタスコアボードによりオペランドが使用可能か否かを判定する。レジスタに生成フラグまたは消費フラグのついた命令がデコードされると、レジスタスコアボードの該レジスタに対する valid ビットが 0 になり、該レジスタの値が更新されると valid ビットが 1 になる。オペランド状態判定部は、命令が使用する全てのオペランドに関して、レジスタスコアボードにおける valid ビットが 1 であれば命令は実行可能と判定される。

## 【0067】

実行可能な命令の一部は、1. 命令実行ユニットの数、2. グローバルレジスタのリードポート数、3. データキャッシュのリードポート数、4. ストアバッファのライトポート数、5. ストアバッファのエントリ数、6. ロードバッファのエントリ数といったリソースの制約により実行できない場合がある。オペランド状態判定部 11 は、実行可能な命令の中から予め定められた規則に従って実行すべき命令を選び、命令実行ユニットに送る。

## 【0068】

命令選択規則の一例としては、同命令実行ユニットに属する命令の間では最も古く実行キューに入った命令を優先し、他の命令実行ユニットに属する命令との間では最も優先度の高い命令実行ユニットに属する命令を優先するという規則が考えられる。

## 【0069】

また、命令を挿入する実行キューをコンパイラで指定している場合には、リソ

ースの制約を満たすように命令を実行キューに割り当てることで、所属する命令実行ユニットの異なる命令間の優先順位を考慮する必要がなくなる。例えば、ストアバッファのライトポートが1つの場合には、ストア命令を特定の命令実行ユニットに属する実行キューにのみ割り当てれば、ストアバッファのライトポートに関するリソース制約を調べる必要はない。

【 0 0 7 0 】

さらに、命令の実行キューへの割当をコンパイラで行なうか否かにかかわらず、投機的なタスクには特定のタスク番号を割り当て、同命令実行ユニットに属する命令の間では、投機的でない命令を投機的な命令に優先して実行するように制御するという命令選択規則も考えられる。この規則を用いると、実行する必要のない命令が投機的に実行されることによる性能低下を防ぐことができる。

【 0 0 7 1 】

命令実行の際に例外が発生した場合には、例外の種類をその命令が存在する実行キューのエントリに記録し、その時点では例外処理は行なわない。

【 0 0 7 2 】

命令の実行後、その結果はレジスタを出力とする命令の場合にはローカルレジスタに出力され（ステップ S 2 0）、メモリを出力とする命令（ストア命令）の場合にはその情報がストアバッファ 2 1 に登録される（ステップ S 2 1）。

【 0 0 7 3 】

そして、コミット命令が実行されると、コミット命令は指定された条件に従って一部のタスクを承認し、また一部のタスクを否認する（ステップ S 1 9）。

【 0 0 7 4 】

グローバルレジスタを出力とする命令が承認されると、その命令の結果を保持するローカルレジスタの値と、グローバルレジスタ番号がグローバルレジスタ更新部 1 9 に送られる。レジスタ更新部のライトポート数を超える命令が承認された場合には、予め定めた優先順位に従って登録する。この優先順位としては、例えば前記のオペランド状態判定部における優先順位がある。レジスタ更新部は登録された情報を用いて、パイプラインとは独立に 1 サイクルに一定数（グローバルレジスタのライトポート数）のグローバルレジスタの値を登録された順序で更

新する。

【0075】

各命令実行ユニットは2つのローカルレジスタセットを持っており、タスクウィンドウ番号が偶数のタスクウィンドウに属する命令と、奇数のタスクウィンドウに属する命令は異なるローカルレジスタセットを使用する。

【0076】

一方、メモリを出力とする命令が承認されると、ストアバッファは登録された情報を用いて、パイプラインとは独立に一定数（データキャッシュのライトポート数）のメモリの値を登録された順序で更新する。

【0077】

例外の種類が記録されたエントリに存在する命令が承認されると、例外の種類に従った例外処理が行なわれる。

【0078】

ローカルレジスタを出力とする命令や出力を持たない命令は、承認・否認後に何も処理を行なわないまま実行キューから消去される。実行キューからの消去は、単に実行キューのheadポインタを移動することにより実現される。

【0079】

次に、図6に、本実施形態のプロセッサにおいてロード命令、ストア命令を実行した際の動作の一例を示す。

【0080】

ストア命令は、1. ストアバッファが一杯の場合、2. タスクウィンドウ番号が等しいストア命令がストアバッファに存在し、かつ前記ストア命令とストアバッファのストア命令の属するタスクウィンドウが異なる場合には実行されない。

【0081】

まず、ストア命令は命令実行ユニットに送られると、ストアするメモリアドレスが計算される（ステップS11）。次に、命令の種類が判定されたのち（ステップS12）、ストア命令に関する情報がストアバッファ21に登録される（ステップS13）。

【0082】

図7にストアバッファの構成例を示す。

【0083】

この構成例では、ストアバッファはリングバッファとして構成されている。ストアバッファの各エントリは、1. ストアするアドレス、2. ストアする値、3. ストア幅（ワードデータ、バイトデータなど）、4. ストア命令が属するタスクウィンドウ番号、5. `commit`ビット、6. `clear`ビットを持つ。

【0084】

ストア命令がストアバッファに登録されると、そのエントリに上記要素がセットされる。`commit`ビット、`clear`ビットは0にセットされる。

【0085】

コミット命令によりストア命令が承認されると（ステップS14）、該ストア命令が登録されているストアバッファのエントリの`commit`ビットが1にセットされる（ステップS16）。ストア命令が否認されると（ステップS14）、該ストア命令が登録されているストアバッファのエントリの`clear`ビットが1にセットされる（ステップS15）。

【0086】

ストアバッファの先頭エントリの`commit`ビットが1になったら、そのエントリの情報を用いてメモリを更新し、ストアバッファの先頭を示す`head`ポインタを次のエントリに移動する（ステップS18）。一方、先頭エントリの`clear`ビットが1になった場合には、単に`head`ポインタを次のエントリに移動するだけで、メモリの更新は行なわない（ステップS17）。

【0087】

次に、ロード命令の実行例について説明する。

【0088】

オペランド状態判定部11は、ロード命令に関しては前記命令が実行可能となる条件に加えて、「前のタスクウィンドウに存在する全てのストアは実行済である（ストアバッファへの登録が完了している）か、コミット命令により否認されている」という条件を満たすときに、ロード命令は実行可能であると判定する。

【0089】

ロード命令が命令実行ユニットに送られると、ロードするメモリアドレスが計算される（ステップ S 11）。次に、命令の種類が判定されたのち（ステップ S 12）、ストアバッファが参照され、ロードがメモリ依存するストア命令がストアバッファに登録されているかが調べられる（ステップ S 19）。

#### 【0090】

ロード命令がストアバッファに登録されているストア命令と依存関係を持つかどうかは、予め定められた基準により判断する。コンパイラはロード命令とストア命令の依存関係がこの基準に従って表現されるように命令スケジュールを行なう。

#### 【0091】

ロードとストア命令の依存関係を示す基準の一例としては、ロード命令は、ロードする領域を更新するストア命令のうち、1. 該ロード命令が属するタスクウィンドウより前のタスクウィンドウに属するストア命令、または、2. 該ロード命令と同じタスクに属し、該ロード命令より前に配置されているストア命令のいずれかの条件を満たすストア命令と依存するという基準が考えられる。

#### 【0092】

ロード命令と依存するストア命令がストアバッファに存在した場合には、最も新しくストアバッファに登録されたストア命令がストアする値（ストア幅がロード幅より大きい場合には、ストアする値の一部）をロード命令の出力として用いる（ステップ S 21）。一方、ロード命令と依存するストア命令がストアバッファに存在しない場合には、データキャッシュを参照する（ステップ S 22）。

#### 【0093】

ロードする領域がデータキャッシュにヒットした場合には（ステップ S 23）、キャッシュの値をロードしてロード命令は完了する（ステップ S 24）。一方、データキャッシュミスやページフォルト例外が生じたロード命令は、ロードバッファ 20 に登録される（ステップ S 25）。

#### 【0094】

ロードバッファの構成例を図 8 に示す。

#### 【0095】



この構成例では、ロードバッファはリングバッファとして構成され、ロードバッファの各エントリは、1. ロードするアドレスの下位数ビットを0にマスクしたアドレス（キャッシュアドレスと呼ぶ）、2. 複数のレジスタ番号からなるフィールド（レジスタフィールド）、3. `valid`フィールド、4. `refill`ビットを持つ。登録するレジスタ番号の数はデータキャッシュの1ラインに含まれるワード数で、マスクのビット数は2の $n$ 乗がキャッシュラインのバイト数に等しくなるような $n$ である。図8は、キャッシュラインが8ワードの場合を示している。

## 【0096】

レジスタフィールドはキャッシュラインのワードがMSBから順にレジスタフィールドに示されるレジスタにロードされることを示し、`valid`フィールドはMSBから順に、レジスタフィールドに示されるレジスタ番号が有効であるか否かを示す（1なら有効）。無効なレジスタに対するロードは行われない。

## 【0097】

ロードバッファへのロード命令の登録手順の例を図9に示す。

## 【0098】

まず、ロード命令のキャッシュアドレスと等しいアドレスが登録されているエントリがロードバッファに存在するか否かが調べられ（ステップS11, 12）、存在する場合には最も新しいエントリの`valid`フィールドを用いて、ロード命令の出力レジスタを登録するレジスタフィールドが有効か否かを調べる（ステップS16）。

## 【0099】

ロード命令のキャッシュアドレスと等しいアドレスを持つエントリがない場合、または、エントリはあるが該ロード命令の出力レジスタをレジスタフィールドに登録できない場合（登録するレジスタフィールドが既に有効である場合、または該エントリの`refill`ビットが1の場合）には、ロードバッファに新たなエントリを作ってロード命令を登録する（ステップS15）。ロード命令の登録の際には、`refill`ビットは0に設定される。

## 【0100】

一方、該ロード命令のキャッシュアドレスを持つロードバッファのエントリが存在し、且つ該ロード命令の出力レジスタを登録する該エントリのフィールドが有効でない場合には、該エントリの対応するレジスタフィールドに該ロード命令の出力レジスタ番号を登録し、該エントリの対応する `valid` フィールドに1を立てる（ステップS14）。

#### 【0101】

ロードバッファの先頭エントリにある `valid` フィールドのいずれかのビットに1が立っていて、且つ該エントリの `refill` ビットが0の場合には、該エントリのキャッシュアドレスの内容がメモリから読み出される。読み出しが完了したら、該エントリの `refill` ビットを1とする。

#### 【0102】

該エントリの `refill` ビットが1になったら、レジスタフィールドに登録された有効なレジスタへのロードを、R1から順に行なう。有効な全てのレジスタへの値のロードが完了したら、ロードバッファの `head` ポインタを次のエントリに移動する。

#### 【0103】

本実施形態では、ロード命令の種類として、1. 実行可能になり次第実行できるロードと、2. 実行可能になってもコミット命令により承認されるまでは実行できないロード（`delayed-load`）の2種類を持たせる実施形態も考えられる。`delayed-load`は該コミット命令の次のタスクウィンドウに属するとすることで、ロード命令とストア命令の依存関係（メモリ依存関係）の表現に伴う命令配置の制約を軽減することができる。

#### 【0104】

つまり、メモリ依存関係により特定のタスクウィンドウに配置せざるを得ないロード命令は、`delayed-load`に変更することで該タスクウィンドウより前のタスクウィンドウに配置することが可能となる。

#### 【0105】

`delayed-load`には、コード密度の向上や命令のプリフェッチによる命令キャッシュミスペナルティの緩和といった効果がある。

## 【0106】

また、本実施形態では、ロード命令の種類として、依存性が曖昧なストア命令とは依存関係を持たないとするロード (MD-load) を持たせる実施形態も考えられる。MD-load を実行する際にはストアバッファの参照は行なわれず、直接データキャッシュやメモリの内容がロードされる。また、MD-load に関する情報が、メモリコンフリクトバッファに登録される。

## 【0107】

図10にメモリコンフリクトバッファの構成例を示す。

## 【0108】

この構成例では、メモリコンフリクトバッファのエントリは1. MD-load のタスク番号、2. MD-load がロードするアドレス、3. ロード幅 (ワード、バイトなど)、4. conflict ビット、5. valid ビットを持つ。MD-load の登録の際には、conflict ビットは0、valid ビットは1にセットされる。

## 【0109】

オペランド状態判定部11は、ストア命令が実行可能か否かを判定する際に、該ストア命令が属するタスクウィンドウより前のタスクウィンドウに属するMD-load 命令が、実行されていない、且つコミット命令により承認・否認が行なわれていない場合には、該ストア命令を実行可能としない。

## 【0110】

ストア命令が命令実行ユニットに転送され、ストアするアドレスが計算されると、コンフリクトバッファが探索されて、ストアアドレスと重なりのある領域をロードするMD-load 命令が求められ、このようなMD-load 命令が存在する場合には、該MD-load 命令が登録されたエントリの conflict ビットが1にセットされる。

## 【0111】

MD-load 命令は、コミット命令により承認・否認される前に、ccmt 命令により、依存関係がないと見なしたストア命令との間に実際には依存関係があったかどうかを確認する必要がある。コンパイラは、MD-load 命令を含

むタスクが承認される前に、必ず `c c m t` 命令が実行されるように命令スケジュールを行なう必要がある。

#### 【0112】

`c c m t` 命令はコミット命令の一種であり、ソースオペランドとしてタスク番号を指定する。`c c m t` 命令は、コンフリクトバッファから指定されたタスク番号を持つ有効な（つまり、`v a l i d` ビットが1である）エントリを求めて `v a l i d` ビットを0とする。また、該エントリの `c o n f l i c t` ビットを調べて、`c o n f l i c t` ビットが1の場合には、指定されたタスクを先頭から再実行する。

#### 【0113】

タスクの再実行によりプロセッサの正しい状態が得られることを保証するために、コンパイラは、`M D - l o a d` 命令を含むタスクが使用する入力オペランドが、`M D - l o a d` 命令の属するタスクウィンドウ内で使い回されないようにレジスタ割当をする必要がある。また、一つのタスクには高々一つの `M D - l o a d` 命令が含まれるようにタスク割当をしなければならない。

#### 【0114】

以上のような機構により、依存性が曖昧なストア命令を越えてロード命令を前に移動することが可能となる。

#### 【0115】

次に、本実施形態における、命令間の依存関係を表現する方法の一例を示す。

#### 【0116】

まず、この表現方法の例では、命令間の制御依存関係は、1. `c m t` 命令、2. `b c m t` 命令、3. `l c m t` 命令の3種類のコミット命令で表現される。

#### 【0117】

`c m t` 命令は、条件式、承認するタスクの集合、条件式が満たされる際に否認するタスクの集合を入力とする。

#### 【0118】

図11に条件分岐命令を用いた従来のプログラムコードの例を示す。`b n e` 命令は、2つの入力オペランドの値が異なるときに、指定のアドレスに分岐する命

令である。

#### 【0119】

図11のプログラムコードを、`cmt` 命令を用いて表現した例が図12である。各命令が属するタスク番号は命令の前に付加されている。`cmt` 命令が実行されると、指定された条件式（図12の例では\$3の値と\$6の値は等しくない）が調べられる。条件式が満たされない場合には、承認するタスクの集合（図12の例ではタスク1, 2, 3）に属するタスクが承認される。条件式が満たされない場合には、承認するタスクの集合に属するタスクのうち、否認するタスクの集合（図12の例ではタスク2, 3）に属さないタスクが承認され、否認するタスクの集合に属するタスクは否認される。

#### 【0120】

否認されたタスクに属する命令の実行結果はプロセッサの状態に反映されないため、\$3と\$6が等しくない場合には、図11における`bne` 命令の次の命令から、ラベル\$ L48の直前までの命令は実行されない。このようにして、`cmt` 命令により条件分岐が実現される。

#### 【0121】

`b cmt` 命令は、条件式、承認するタスクの集合、条件式が満たされる際に否認するタスクの集合、条件式が満たされる際に分岐する分岐アドレスを入力とする。

#### 【0122】

図13に条件分岐命令を用いた従来のプログラムコードを示し、該プログラムコードを、`b cmt` 命令を用いて表現した本実施形態のプログラムコード例を図14に示す。

#### 【0123】

本実施形態においては、従来のプログラムコードにおいて、条件分岐命令で分岐が生じない場合に実行される全ての命令が、該条件分岐命令に対応するコミット命令より前に配置される場合には、条件分岐は`cmt` 命令により表現する。一方、前記全ての命令の一部を該コミット命令より前に配置しない場合には`b cmt` 命令を用いて、条件が満たされた場合には分岐をすることで該コミット命令よ

り前に配置しなかった命令を実行しないようにする。

【0124】

b c m t 命令が用いられる例としては、1. 依存性の表現による制約によりコミット命令を越えて命令を前に移動できない場合や、2. コミット命令を越える命令移動を行わないほうが効率よく実行できる場合などが挙げられる。

【0125】

図14の例は、j 命令（直接ジャンプ命令）がコミット命令を越えて移動できない実施形態の例である。j 命令によるプログラムカウンタの変更は承認後に行ない、承認されるまではプログラムカウンタを1ずつ増大させるような実施形態では、j 命令をコミット命令より前に移動することが可能である。

【0126】

l c m t 命令は条件式、ループを構成するタスク番号の集合、1回目のループでのみ承認するタスク番号の集合、および条件式が満たされる際に分岐する分岐アドレスを入力とする。l c m t 命令はループ構造で現れる制御依存性を表現するのに用いられる。

【0127】

図15に条件分岐命令を用いた従来のプログラムコードを示し、該プログラムコードを、l c m t 命令を用いて表現した本実施形態のプログラムコード例を図16に示す。

【0128】

l c m t 命令が最初に実行されると、まずループを構成するタスク（図16では3と4）、および1回目のループでのみ承認するタスク（図16では1と2）が承認される。

【0129】

l c m t 命令の条件式が成立する場合には、該 l c m t 命令で指定された分岐アドレス（ループの先頭）へ分岐する。このとき、ループを構成するタスクのタスク番号は可能な限り未使用のタスク番号にリネーミングされる。タスク番号が変更されると、コンパイラがタスクを実行キューに割り当てる実施形態（タスク番号と実行キューが静的に対応している実施形態）においても、タスクが挿入さ

れる実行キューは1回前のループでタスクが挿入された実行キューとは異なる。

【0130】

2回目以降に l c m t 命令が実行される場合には、ループを構成するタスクはタスク番号のリネーミング情報を用いて承認され（例えば、図16で3と4がそれぞれ5と6にリネーミングされていたら、5と6が承認される）、1回目のループでのみ承認するタスクは否認される。

【0131】

タスク番号のリネーミング情報はループを1回実行するごとに更新され、l c m t 命令の条件式が成立しなくなった時点で、該リネーミング情報は破棄される。

【0132】

一般的なスーパースカラプロセッサではループを繰り返し実行する際の命令並列度を向上させるために、命令が出力するレジスタをダイナミックに変更するレジスタリネーミング機構を持っている。本実施形態では、命令が使用するローカルレジスタのセットは、該命令が属するタスクウィンドウによって分けられているため、レジスタリネーミング機構なしにループ実行時の命令並列度を向上させることが可能である。

【0133】

次に、本実施形態においてデータ依存性がどのように表現されるかについて説明する。

【0134】

ある命令（命令Bとする）が別の命令（命令Aとする）に対してデータ依存関係を持つ（命令Aの出力結果を命令Bが使用する）場合、命令Aを命令Bより前に配置したいときには、命令Aの出力オペランドに生成フラグを付与する（図16では命令の出力オペランドにPを付与することで示している）。命令Bを命令Aより前に配置したいときには、命令Bの入力オペランドのうち、命令Aの結果に対応する方の入力オペランドに消費フラグを付与する。

【0135】

本発明の実施形態としては、前記命令Bが使用する前記命令Aの結果が得られ

る前に、命令Bの演算結果を予測して実行する (value predictionと呼ぶ) 機構を備える形態も考えられる。前記命令Aの結果を予測するための機構としては、例えばlast outcome-based value predictorなどがある (“Highly Accurate Data Value Prediction using Hybrid Predictors”, IEEE Micro '97)。

## 【0136】

本実施形態は、value predictionを行なうためのコミット命令として、dcmt命令を備える。dcmt命令は、レジスタ番号と、タスク番号を入力とする。

## 【0137】

図17にvalue predictionを行なうためにコンパイラが生成するプログラムコードの例を示す。

## 【0138】

コンパイラは、value predictionを行ないたい命令がタスクの先頭になるようにタスク割当を行ない、該タスクがvalue predictionを行なうタスクであることをプログラムコード上に明示する (図17では命令二モニックの前にd.をつけて表現している)。また、該タスクが承認される前に、該命令の出力オペランドとそのタスク番号を入力とするdcmt命令が実行されるように命令スケジュールを行なう。

## 【0139】

予測した値が正しかったかどうかを判定するために、該命令と同じ命令を、value predictionを行なわないタスクにも割り当てる。

## 【0140】

オペランド状態判定部は、value predictionを行なうタスクの先頭命令に対しては入力オペランドが使用可能か否かは判定せずに、該命令を出力結果予測部に転送する。そして、出力結果予測部から得られた値を該命令の結果としローカルレジスタに出力する。

## 【0141】



d c m t 命令を実行するときには、入力レジスタの値が予測された値と等しいかどうか判定され、等しい場合には入力タスクが承認される。等しくない場合には、前記 v a l u e   p r e d i c t i o n を行なうタスクを、予測を行わないタスクとして再実行する。このときには、d c m t 命令は処理を行なわない。

【0142】

また、本実施形態においては、サブルーチン間の依存関係は j c m t 命令と r c m t 命令を用いて表現される。

【0143】

j c m t 命令は呼び出すサブルーチンのアドレス、およびタスク番号の集合を入力とする。

【0144】

j c m t 命令は、サブルーチンから復帰した後に実行を開始するアドレスを結果として出力する。また、入力として与えられたタスクを承認する。そして、指定されたサブルーチンに制御を移す。

【0145】

r c m t 命令はレジスタ番号とタスク番号の集合を入力とする。r c m t 命令が実行されると、指定されたタスクが承認される。そして、指定されたレジスタのアドレスに制御を移す。

【0146】

さて、以下では、本実施形態のプロセッサにおいて、命令が実行される際に各ユニットがどのように動作するかについて、およびいくつかのユニットの構成もしくは機能について、より詳しく説明する。

【0147】

以下の説明において、各パイプラインステージで行なわれる処理を次のように定義する。

- ・フェッチステージ（Fステージ）…メモリから命令をフェッチする
- ・デコードステージ（Dステージ）…フェッチした命令をデコードし、実行キューに挿入する

- ・実行ステージ（Eステージ）…命令実行ユニットを用いた演算を行なう
  - ・メモリステージ（Mステージ）…キャッシュからのデータの読み出し、およびストアバッファへの登録を行なう
  - ・ライトバックステージ（Wステージ）…演算結果をローカルレジスタに書く
- また、以下では、「命令 i」は命令番号 i の命令を表すこととする。

【0148】

図18に、本プロセッサで実行するプログラムの一例を示す。

【0149】

以下、図18のプログラムを実行対象とした場合を例にとってサイクルの流れに沿って説明する。

【0150】

なお、説明を簡明にするため、図18のプログラムの開始時点において、パイプラインで処理中の命令は存在しないものとする。

【0151】

まず、サイクル1に、Fステージで命令フェッチ部3は命令1～3（命令番号は命令の末尾に示している）を順にフェッチして命令キュー4に挿入する。本発明は同時フェッチ数がいくつのプロセッサであっても適用可能であるが、本実施形態では同時フェッチ数を3としている。

【0152】

次に、サイクル2に、Fステージで命令フェッチ部3は命令4～6をフェッチして命令キュー4に挿入する。

【0153】

一方、サイクル2にDステージでは、命令デコード部5は命令キュー4にある命令1～3をデコードし、命令の種類と使用するオペランド、タスク番号および生成・消費フラグを得る。また、各命令はタスクウィンドウ識別子生成部6からタスクウィンドウ番号を得る。

【0154】

演算器割当部7は命令デコード部5から送られたタスクウィンドウ番号から、命令1～3をそれぞれ実行キュー8、9、10に挿入する。また、オペランドと

生成・消費フラグの情報から、グローバルレジスタ番号5および命令実行ユニット12のローカルレジスタ番号5、命令実行ユニット13のローカルレジスタ番号1を使用不可とする。

## 【0155】

次に、サイクル3に、オペランド状態判定部11は各実行キューの先頭の命令が実行可能か否かを判定し、命令1～3は実行可能なので対応する命令実行ユニットに転送されて、命令が実行される。命令1、命令2の出力はローカルレジスタなので、これらのレジスタは命令実行の完了後、使用可になる。

## 【0156】

一方、サイクル3にDステージでは、命令デコード部5は、命令4～6をデコードして、実行キューへの挿入を行なう。命令4～6が使用するオペランドには生成・消費フラグが付与されていないので、特定のレジスタを使用不可とする処理は行なわれない。Fステージでは、命令フェッチ部3は命令7～9をフェッチする。以後のサイクルにおいても、特に断りがない場合にはFステージ、Dステージで同様の処理が行なわれているものとする。

## 【0157】

サイクル4にEステージで命令4が実行キューに送られ、ロードアドレスの計算が行なわれる。命令4が使用するローカルレジスタ5番の値は、命令1の演算結果をバイパスすることで求められる。

## 【0158】

サイクル5に、Wステージで命令1、命令2の結果がローカルレジスタに出力される。命令3の結果も、グローバルレジスタに出力する結果を退避するためのローカルレジスタに出力される。

## 【0159】

一方、サイクル5にMステージでは命令4のロードアドレスを用いてデータキャッシュが参照される。ここでキャッシュミスが生じたとすると、命令4はロードバッファ20に登録される。

## 【0160】

命令7はローカルレジスタ1番が使用不可なためサイクル5では実行されない

【0161】

サイクル6にロードバッファでは命令4のロードアドレスに対するデータキャッシュのrefill処理が開始される。このとき、replaceされるデータキャッシュのエントリはinvalidateされる。

【0162】

一方、サイクル6にEステージでは命令11、命令12が実行されロードアドレスの計算が行なわれる。命令10はローカルレジスタ2番が使用できないため実行されない。

【0163】

サイクル6にFステージで命令16～18がフェッチされる。命令14のコミット命令がまだ実行されていない状態で新たなコミット命令（命令18）をフェッチしたので、命令フェッチ部3は命令14が実行キューからなくなるまでは命令フェッチを停止する。

【0164】

サイクル7にMステージでは命令11と命令12のロードアドレスを用いてデータキャッシュが参照される。命令12はキャッシュヒットしたとすると、キャッシュから値が読み出される。一方、命令11はキャッシュミスし、命令11のロードアドレスと命令4のロードアドレスとが同キャッシュラインで異なるアドレスとすると、命令11は命令4のロードバッファエントリにマージされる。

【0165】

一方、サイクル7にEステージでは命令15が実行され、命令13、命令14は実行されない。

【0166】

サイクル8にWステージで命令12により命令実行ユニット12のローカルレジスタ3番の値が更新される。

【0167】

一方、サイクル8にDステージでは命令19～21がデコードされる。命令14のコミット命令がまだ実行されていない状態で新たなコミット命令（命令21

) をデコードしたので、命令 19～21 の実行キューへの挿入は命令 14 の実行まで待たされ、以後の命令のデコードも停止される。

【0168】

サイクル 9 に W ステージでは命令 15 の結果がグローバルレジスタに出力する結果を退避するためのローカルレジスタに書かれる。以後のサイクルにおいても

特に断らない限り W ステージでは同様の処理が行なわれているものとする。

【0169】

サイクル 15 にロードバッファで `refill` が完了し、命令 4 の結果がローカルレジスタに書かれたとする。サイクル 10～15 の間には F ステージでの命令フェッチだけが行なわれており、他のパイプラインステージでは処理が行なわれていない。

【0170】

サイクル 16 に E ステージで命令 7 が実行され、ロードバッファでは命令 11 がロードした結果がローカルレジスタに書かれる。

【0171】

サイクル 17 に E ステージで命令 10 と命令 14 が実行される。命令 14 は条件に従ってタスクの承認・否認を行なう。条件が成立したと仮定するとタスク 1 #1、タスク 2 #1、タスク 2 #2、タスク 3 #1 が承認され、タスク 1 #3、タスク 1 #4、タスク 3 #3、タスク 3 #4 が否認される。否認されたタスクは実行キューから消去される。承認されたタスクについては、タスクの先頭からグローバルレジスタに出力する命令の直前までの命令が完了済（ローカルレジスタの更新が完了している）であれば消去される。この例では、命令 1、命令 2、命令 4、命令 11、命令 14 が消去される。

【0172】

一方、命令 14 のコミット命令が実行されたため、停止されていた命令デコード部 5 の処理が再開され、命令 19～21 が実行キューに挿入される。

【0173】

サイクル 18 に W ステージで、命令 7 の結果をレジスタに出力する。命令 7 は

既に承認されているので結果はグローバルレジスタに直接書かれて、命令7は実行キューから消去される。

## 【0174】

一方、サイクル18にEステージでは命令21が実行される。命令21が承認するタスクのうち、タスク3#1を除くものは全て消去されているので、ここではタスク3#1だけが承認され、命令21は実行キューから消去される。ループ条件が満たされているので他の処理は行なわれない。

## 【0175】

また、サイクル18にDステージでは、命令10～12が実行キューに挿入される。ループ実行時には並列度が向上するようにタスク番号のリネーミングが行なわれるが、この例では前回のループ時に実行された命令は既に実行キューには存在しないので、タスク番号のリネーミングは行なわれない。

## 【0176】

サイクル19に命令10～12が実行され、サイクル20に命令13～15が実行される。命令14の条件が満たされなかったとすると、タスク1#3、タスク1#4、タスク2#2、タスク3#3、タスク3#4が承認される。

## 【0177】

サイクル21にWステージで命令10によりグローバルレジスタ6番が更新される。Eステージでは命令16が実行される。

## 【0178】

サイクル22に命令16がストアバッファに登録される。命令16は既に承認されているので、ストアバッファエントリのcommitビットは1にセットされる。

## 【0179】

一方、サイクル22にWステージでは命令15によりグローバルレジスタ5番が0にセットされる。Eステージでは命令21が実行され、タスク3#1が承認される。ここで、ループ条件が満たされなかったとすると、命令キュー、および承認・否認されていない実行キュー中のタスクは消去される。そして、アドレス生成部2は命令22を指すように更新される。

## 【0180】

サイクル23に、ストアバッファに登録された命令16によりメモリの更新が行なわれる。一方、Fステージでは命令22がフェッチされる。

## 【0181】

サイクル24に命令22がデコードされ、サイクル25に命令22が実行される。命令22によりタスク1#1（命令22）が承認され、アドレス生成部2はグローバルレジスタ31番で示されるアドレスを指すように更新される。

## 【0182】

図18の例において、従来のプロセッサで命令10を命令14より前に配置する場合には、命令10が誤って更新したレジスタを元の値に戻すための補正コードが必要になる。よって、命令10の投機的実行が誤りだった場合には大きなペナルティが生じる。

## 【0183】

一方、本実施形態では補正コードを発行することなく、命令10を命令14より前に配置できる。命令の投機的な移動が補正コードなしに行なえるために、広範囲での命令のout-of-order実行が単純なハードウェアで実現できる。

## 【0184】

また、本実施形態では、ループ構造の前にある命令列をループの内部に含めることも可能である（図18では行っていない）。このような移動により、ループの投機的実行が従来の方式より広い範囲で可能となる。また、VLIW形式の実現においては、命令の密度が向上するという効果もある。

## 【0185】

次に、本実施形態で実行可能なプログラムコードを生成する、コンパイラのコード生成方式について説明する。

## 【0186】

本発明のコンパイラは、本実施形態で実行可能なプログラムコードを生成するために、従来のコンパイラが行なう処理に加えて、1. 命令のタスク割当及びタスクスケジューリング、2. コミット命令を用いた依存関係の表現、3. タスク

間通信を考慮したレジスタ割当および生成・消費フラグの付加といった処理を行なう。以下、これらの処理について説明する。

【0187】

まず、命令のタスク割当及びタスクスケジューリングについて説明する。

【0188】

一つのタスクウィンドウに存在できるタスクの最大数は、本実施形態のプロセッサが備える実行キューの数となる。本発明のコンパイラは、サブルーチン単位で各命令がこの条件を満たすよう個々のタスクに割り当てる。

【0189】

命令のタスク割当においては、まず命令間のデータ依存関係を求めて各命令を複数のデータ依存列に分割する。データ依存関係の解析は、従来のコンパイル手法と同様に行なえる。

【0190】

データ依存列への分割において、図19のようにデータ依存関係に分岐が存在する場合には、いずれか一方の命令をデータ依存関係のある命令（図19では命令1）と同じデータ依存列に割り当て、もう一方の命令は別のデータ依存列に割り当てる。また、図20のようにデータ依存関係に合流が存在する場合には、合流先の命令（図20では命令3）を、データ依存関係にあるいずれか一方のデータ依存列に含める。

【0191】

次に、データ依存列の中から投機的に実行するデータ依存列を選んで、そのデータ依存列を投機的に前方へ移動する。

【0192】

データ依存列の投機的移動においては、以下の条件を満たす必要がある。

1. 投機的に移動するデータ依存列の長さは実行キューのサイズ以下である
2. プロセッサの任意の状態において、投機的に実行している（つまり、コミット命令により承認・否認されていない）データ依存列の最大数は、予め定められた数（実行キューの数より小さい任意数）以下である
3. 条件分岐命令間の順序関係は変わらない



4. 投機的に移動するデータ依存列に含まれる命令Aが依存する結果が条件により異なる場合、命令Aの実行時点で命令Aがどの結果を利用すべきは確定している（命令Aが依存する全ての命令は承認・否認されている）

前記1. の条件を満たすよう、投機的に移動したいデータ依存列の長さが実行キューのサイズを超える場合には、該データ依存列を長さが実行キューのサイズより小さい複数のデータ依存列に分割する。

【0193】

ループに含まれない命令に関しては、サブルーチンの先頭から該命令に到達し得る制御パスの種類は有限である。よって、このような命令の実行している状態に関しては、投機的なデータ依存列が最大となる制御パスで前記2. が保証されるように命令を移動する。また、ループを構成する基本ブロック内には命令を投機的に移動しないという制約を課すことで、ループに含まれる命令を実行している状態においても前記2. は保証される。

【0194】

条件分岐命令を含むデータ依存列を、別の条件分岐命令を越えて移動したい場合には、該データ依存列を条件分岐命令が含まれる部分と含まれない部分に分割し、条件分岐命令を含まない部分のみを移動することで前記3. を保証する。同様に、前記4. を満たさない位置にデータ依存列を移動したい場合には、そのデータ依存列のうち前記4. を満たす部分のデータ依存列だけを移動する。

【0195】

最後に、各基本ブロックに存在するデータ依存列をタスクに割り当てる。投機的なデータ依存列はそれぞれ異なるタスクに割り当て、残されたタスクに投機的でないデータ依存列を割り当てる。一つのタスクに含まれる命令数が実行キューのサイズを超える場合（投機的でないデータ依存列を割り当てたタスクに限られる）には、実行キューが一杯になるまでに無条件コミット命令（条件なしでタスクを承認する命令）が実行されるよう、タスクの命令列に無条件コミット命令を挿入する。

【0196】

以上が本コンパイラによる命令のタスク割当及びタスクスケジューリングに関

する説明である。なお、投機的でないタスクを投機的なタスクより優先させる実施形態においては、タスクが投機的か否かを判別できるように、予め投機的なタスクのタスク番号を定めておき、コンパイラは投機的なデータ依存列は前記タスク番号のタスクに割り当てるようにする。

## 【0197】

次に、コミット命令を用いた依存関係の表現方法について説明する。

## 【0198】

本実施形態におけるコミット命令と、従来のプロセッサが備える命令の間には以下のような対応関係がある。本コンパイラは、この対応関係に従って、従来の命令をコミット命令に変換することで依存関係を表現する。

## 【0199】

一般的な条件分岐命令には `b c m t` 命令が対応する。`b c m t` 命令が分岐する基本ブロックは変換前の条件分岐命令が分岐する基本ブロックと等しいが、分岐先の基本ブロックに存在する命令の一部は前方へ投機的に移動されている場合もある。

## 【0200】

`b c m t` 命令が承認するタスク群には、その `b c m t` 命令の実行時点では投機的でない未承認タスク群、及び否認するタスク群を指定する。また、`b c m t` 命令が否認するタスク群としては、その `b c m t` 命令の実行時点で未否認である投機的なタスク群のうち、該 `b c m t` 命令の条件が成立した際には到達し得ない制御パスに存在していた命令が割り当てられたタスク群を指定する。

## 【0201】

タスクスケジューリングが完了した時点で、分岐条件が満たされない場合にのみ実行される命令群が全て前記条件分岐命令より前に配置されている場合には、前記条件分岐命令は `c m t` 命令に対応する。`c m t` 命令が承認・否認するタスク群の指定は `b c m t` 命令の場合と同様である。

## 【0202】

ループの繰り返しのために使用される条件分岐命令には `l c m t` 命令が対応する。`l c m t` 命令の分岐先は変換前の条件分岐命令の分岐先と等しい。`l c m t`

命令の1回目の実行時点では投機的でない未承認タスク群のうち、ループを構成しないタスク群を1回目のループ実行時にのみ承認するタスクに指定し、残りのタスク群を、ループを構成するタスクとして指定する。

## 【0203】

サブルーチンコール命令には `j c m t` 命令が対応し、サブルーチンリターン命令には `r c m t` 命令が対応する。`j c m t` 命令、`r c m t` 命令が承認するタスクとしては `b c m t` 命令と同様の指定を行なう。

## 【0204】

従来のプロセッサにおける `check` 命令 (“Memory Conflict Buffer for Achieving Memory Disambiguation in Compile-Time Code Schedule”、米国特許5694577) に対応するのが `c c m t` 命令である。

## 【0205】

`d c m t` 命令は `value prediction` を行なう命令を含むタスクの最後に挿入し、予測を行なった命令の出力レジスタと該タスクを入力オペランドとして指定する。

## 【0206】

最後にタスク間通信を考慮したレジスタ割当及び生成・消費フラグの付加について説明する。

## 【0207】

タスクスケジューリングとコミット命令の発行が行なわれた後で、タスクウィンドウ単位で命令スケジューリングが行なわれる。命令スケジューリングにおいては、同タスクに属する命令の順序関係は変えてはならないが、他のタスクとの間の順序関係は自由に変えてよい。

## 【0208】

異なるタスクに属する命令間にデータ依存関係が存在する場合には、その配置順序に従って命令に生成・消費フラグを付加する。データを生成する命令が前に配置されている場合には、その命令の出力オペランドに生成フラグが付加される。一方、データを消費する命令が先に配置されている場合には、その命令の入力

オペランドに消費フラグが付加される。

【0209】

次に、スケジュールされた命令に対して、レジスタ割当を行なう。

【0210】

本実施形態において、グローバルレジスタを使用する必要があるのは、1. ある命令が入力として用いる値を生成するタスクが複数存在する場合、2. あるタスクに属する命令の演算結果を複数のローカルレジスタセットに書く必要がある場合、3. サブルーチン間のインタフェースにレジスタを使用する必要がある場合である。グローバルレジスタの割当については、従来のコンパイラの手法が適用できる。

【0211】

上記の場合以外では、本コンパイラはローカルレジスタを割り当てる。ローカルレジスタの割当は、各ローカルレジスタを読み出せるタスク群ごとに行なうことを除けば、基本的には従来のコンパイラと同様の手法が適用できる。ただし、ローカルレジスタ割当の対象とならないタスクの命令によりローカルレジスタが更新される場合には、該ローカルレジスタを入力とする命令の入力オペランドに対するレジスタ割当が行なわれることになる。

【0212】

また、ローカルレジスタの生存区間は、そのローカルレジスタを更新する命令が属するタスクウィンドウの先頭から、そのローカルレジスタを使用する命令が属するタスクウィンドウの、次のタスクウィンドウの終端までと考える。

【0213】

本実施形態におけるレジスタ表現の一例としては、ローカルレジスタとグローバルレジスタに対して異なるレジスタ番号を用いる表現法が考えられる。異なるローカルレジスタセットに対してはレジスタ番号を重複して用い、結果をローカルレジスタに出力する命令に関しては、更新するローカルレジスタセットの番号を付加して表現する。

【0214】

さて、以下では、図21の記号レジスタで記述されたプログラムコードに対し

て、本方式に基づきコード生成を行なった際の動作について説明する。この例はタスクの実行キューへの割当をコンパイラで行なう実施形態を対象としているため、図21のプログラムコードは命令の配置アドレスにより、その命令が使用する演算ユニットが決まるVLIW方式で表現されている。

## 【0215】

この例では、実施形態として命令実行ユニットが3、実行キューが各命令実行ユニットごとに4つずつの計12、各実行ユニットのサイズは8としている。

## 【0216】

まず、本発明のコンパイラは、与えられたコードをデータ依存列に分割する。図21のプログラムコードは、図22のように11のデータ依存列に分割される。

## 【0217】

次に、投機的に移動するデータ依存列を選択して移動し、全体のコード長が最短になるようにスケジューリングする。この例では、データ依存列4、5、7、8、10が選択されたものとする。その結果、図23のようなプログラムコードが得られる。

## 【0218】

最後に、各データ依存列にタスク番号を割り当てると図24のようになる。図24では命令が使用する演算ユニットは該命令のアドレスで決定し、命令ニーモニックの前に付加された番号1～4により演算ユニットで処理されるタスクを区別することで、タスクウィンドウごとに12種類のタスクを表現する。

## 【0219】

以上が命令のタスク割当及びタスクスケジューリングの例である。次に、命令間の依存関係を表現するため、特定の命令をコミット命令に変換する。

## 【0220】

図24では、条件分岐命令(beq, bne)及びサブルーチンから復帰するためのレジスタ間接ジャンプ命令(jr)がコミット命令に変換する対象となる。

## 【0221】

図 2 4 の最初に表れる `b n e` 命令の分岐条件が満たされない場合にのみ実行される命令群は、全てこの `b n e` 命令の以前に配置されている。よって、最初の `b n e` 命令は `c m t` 命令に変換される。他の `b n e` 命令、`b e q` 命令は `b c m t` 命令に変換され、`j r` 命令は `r c m t` 命令に変換される。

## 【 0 2 2 2 】

図 2 5 がコミット命令発行後のプログラムコードである。コミット命令が承認・否認するタスク群については、タスクが属する命令実行ユニットの番号と、命令実行ユニットごとのタスク番号（図 2 4 で命令ニーモニックに付加された番号）の組で表現している。

## 【 0 2 2 3 】

図 2 4 のプログラムコードにレジスタ割当及び生成・消費フラグを付加することで、本実施形態で動作するプログラムコードが得られる。

## 【 0 2 2 4 】

この例では、記号レジスタ `$ 1 1 2` と `$ 1 1 3` を更新する命令がそれぞれ 2 つ存在するため、これらの記号レジスタにはグローバルレジスタを割り当てる。サブルーチン間のインタフェースに利用されるレジスタに対してもグローバルレジスタが使用される。他のレジスタについてはローカルレジスタを割り当てる。

## 【 0 2 2 5 】

最後に、異なる実行キューに属する命令間にデータ依存関係がある場合には、データの受け渡しに利用されるレジスタに生成フラグ（`P :`）または消費フラグ（`C :`）を付加する。以上のようにして得られた最終的なプログラムコードを図 2 5 に示す。

## 【 0 2 2 6 】

図 2 5 のプログラムコードでは、“`#`” のついたレジスタがローカルレジスタを示し、他のレジスタはグローバルレジスタを示す。また、“`#`” の前に番号のついたローカルレジスタを出力とする命令は、その番号でしめされるローカルレジスタセットの、指定されたローカルレジスタを更新する。

## 【 0 2 2 7 】

なお、本実施形態におけるコンパイラはソフトウェアとしても実現可能である

。また、本実施形態におけるコンパイラは、コンピュータに所定の手段を実行させるための（あるいはコンピュータを所定の手段として機能させるための、あるいはコンピュータに所定の機能を実現させるための）プログラムを記録したコンピュータ読取り可能な記録媒体としても実施できる。

【0 2 2 8】

本発明は、上述した実施の形態に限定されるものではなく、その技術的範囲において種々変形して実施することができる。

【0 2 2 9】

#### 【発明の効果】

本発明によれば、命令間の依存関係をコミット命令及びレジスタの生成・消費フラグを用いて表現するようにしたので、より少ないハードウェア量で従来のプロセッサよりも広範囲でのout-of-order命令実行が可能になり、かつ命令が投機的か否かをコンパイラで明示し、投機的でない命令を投機的な命令より優先して実行することで、不必要な命令が演算器を占有することによる性能低下を回避し、プロセッサの性能を向上させることが可能となる。

#### 【図面の簡単な説明】

【図 1】 本発明の第 1 の実施形態に係るプロセッサの構成例を示す図。

【図 2】 本発明の第 1 の実施形態におけるパイプライン処理の一例を示すフローチャート。

【図 3】 演算器割当部をタスクと実行キューの関係を保存するマップにより実現する場合について説明するための図。

【図 4】 実行キューの構成例を示す図。

【図 5】 オペランド状態判定部が持つレジスタスコアボードの一例を示す図。

【図 6】 ロード・ストア命令処理の一例を示すフローチャート。

【図 7】 ストアバッファの構成例を示す図。

【図 8】 ロードバッファの構成例を示す図。

【図 9】 ロード命令をロードバッファに登録するための処理の一例を示すフローチャート。

【図 1 0】 コンフリクトバッファの構成例を示す図。

- 【図 1 1】 `c m t` 命令を含まないプログラムの一例を示す図。
- 【図 1 2】 `c m t` 命令を含むプログラムの一例を示す図。
- 【図 1 3】 `b c m t` 命令を含まないプログラムの一例を示す図。
- 【図 1 4】 `b c m t` 命令を含むプログラムの一例を示す図。
- 【図 1 5】 `l c m t` 命令を含まないプログラムの一例を示す図。
- 【図 1 6】 `l c m t` 命令を含むプログラムの一例を示す図。
- 【図 1 7】 `d c m t` 命令を含むプログラムの一例を示す図。
- 【図 1 8】 プログラムの一例を示す図。
- 【図 1 9】 データ依存列の分岐について説明するための図。
- 【図 2 0】 データ依存列の合流について説明するための図。
- 【図 2 1】 記号レジスタで記述されたプログラムの一例を示す図。
- 【図 2 2】 図 2 1 のプログラムに存在するデータ依存列を説明するための図。
- 【図 2 3】 図 2 1 のプログラムにデータ依存列の投機的移動を施した結果の一例を示す図。
- 【図 2 4】 図 2 3 のプログラムにタスク割当を施した結果の一例を示す図。
- 【図 2 5】 図 2 4 のプログラムにコミット命令への変換を施した結果の一例を示す図。
- 【図 2 6】 図 2 5 のプログラムにレジスタ割当及び生成・消費フラグの不可を施した結果の一例を示す図。
- 【図 2 7】 `p r e d i c a t e` 付き命令を含まないプログラムの一例を示す図。
- 【図 2 8】 `p r e d i c a t e` 付き命令を含むプログラムの一例を示す図。

【符号の説明】

- 1 … メモリ
- 2 … アドレス生成部
- 3 … 命令フェッチ部
- 4 … 命令キュー
- 5 … 命令デコード部
- 6 … タスクウィンドウ識別子生成部



7 …演算器割当部

8 ～ 1 0 …実行キュー

1 1 …オペランド状態判定部

1 2 ～ 1 4 …命令実行ユニット

1 5 ～ 1 7 …ローカルレジスタ

1 8 …グローバルレジスタ

1 9 …グローバルレジスタ更新部

2 0 …ロードバッファ

2 1 …ストアバッファ

2 2 …アドレスバス

2 3 …命令フェッチバス


2 4 …命令キューバス

2 5 …デコードバス


2 6 ～ 2 8 …実行キューバス

【書類名】 図面

【図 1】



【図 2】



【図 3】

| タスク | 実行キュー | 有効 |
|-----|-------|----|
| 1   | 5     | 0  |
| 2   | 3     | 1  |
| 3   | 1     | 1  |
| 4   | 4     | 1  |

【図 4】

| 命令の種類     | オペランド情報       | 例外情報 |
|-----------|---------------|------|
| l w       | 7, 3, 0 (0)   |      |
| s l l     | 3, 4, 0 (6)   |      |
| a d d i u | 4, 5, 0 (100) |      |
| a d d u   | 5, 6, 0 (0)   |      |
|           |               |      |

← tail  
← execute  
← commit  
← head


【図 5】

| レジスタ | 値   | valid | プログラムコード例         |
|------|-----|-------|-------------------|
| 1    | 100 | 1     | l i P : \$ 2, 2   |
| 2    | 15  | 0     | sw \$ 2, 0 (\$ 4) |

生成フラグ (P :) デコード時に 0  
valid が 1 になるまで \$ 2 は  
使用不可

値が 2 になると valid が 1

【図6】




【図7】

| アドレス     | ストア値  | ストア幅 | TWID | CMT | CLR |       |
|----------|-------|------|------|-----|-----|-------|
| 10046e3c | 3d70  | H    | 1    | 0   | 0   | ←tail |
| 10002a1e | 1f    | B    | 0    | 0   | 1   |       |
| 10015d60 | 1eb94 | W    | 0    | 1   | 0   | ←head |
|          |       |      |      |     |     |       |

【図 8】

| アドレス     | レジスタ                    | valid    | RFL |        |
|----------|-------------------------|----------|-----|--------|
| 100143e0 | 02,08,15,22,10,34,01,05 | 00101001 | 0   | ← tail |
| 10003160 | 03,05,14,13,07,04,05,08 | 01000101 | 1   | ← head |
| ...      |                         |          |     |        |

【図 9】



【図 10】

| タスク | ロードアドレス  | ロード幅 | CNF | VLD |
|-----|----------|------|-----|-----|
| 3   | 1000923a | H    | 0   | 1   |
| 4   | 1001024c | W    | 1   | 0   |
| 2   | 1002149d | B    | 1   | 1   |
| ... |          |      |     |     |

【図 11】

```

lbw. e    $3, Ch_1_Glob ($0)
bne       $3, $6, $L48
lbw. e    $5, Int_Glob ($0)
addiu     $7, $7, -1
move      $2, $0
subu      $3, $7, $5
sw        $3, 0($4)

```

\$L48:

```

addiu     $6, $0, 5

```

【図 12】

```

1: lbw. e    $3, Ch_1_Glob ($0)
2: lbw. e    $5, Int_Glob ($0)
2: addiu     $7, $7, -1
3: move      $2, $0
2: subu      $3, $7, $5
2: sw        $3, 0($4)
1: cmt. ne   $3, $6,
             |1, 2, 3|, |2, 3|
1: addiu     $6, $0, 5

```

【図 13】

```

lbw. e    $4, Int_Glob ($0)
slti      $3, $4, 101
bne       $3, $0, $L14
j         $L9
sw        $0, 0($56)

```

\$L14: addiu \$3, \$0, 3

【図 14】

```

1: lbw. e    $4, Int_Glob ($0)
2: sw        $0, 0($56)
1: slti      $3, $4, 101
1: bcmt. ne  $3, $0, $L14,
             |1, 2|, |2|

```

1: j \$L9

\$L14: 2: addiu \$3, \$0, 3

【図 15】

```

        lw      $3, 0 ($57)
        sw      $16, 16 ($sp)
$ L41:  lw      $9, 0 ($11)
        addiu   $11, $11, 16
        sw      $9, 0 ($3)
        bne     $11, $10, $L41
    
```

【図 16】

```

1: lw      $3, 0 ($57)
3: lw      $9: P, 0 ($11)
3: addiu   $11, $11, 16
4: sw      $9, 0 ($3)
2: sw      $16, 16 ($sp)
3: l cmt. ne $11, $10, $L41,
           |3, 4|, |1, 2|
    
```

【図 17】

```

1: lw      $3, 0 ($57)
1: addu     $9, $3, $4
3: d. addu  $9, $3, $4
3: sw      $9, 0 ($57)
3: d cmt -- $9, |3|
    
```



【図 1 8】

```


1:move P:$_5, $4 [1]
1:addiu P:$_1, $0, 65 [2]
1:addiu P:$5, $0, 1 [3]
1:lw $_1, 0 ($_5) [4]
1:nop [5]
1:nop [6]
1:addiu P:$6, $_1, 10 [7]
1:nop [8]
1:nop [9]

$L46:
3:addiu $6, $6, -1 [10]
2:lbu.e $_2, Ch1_Glob ($0) [11]
3:lw.e P:$1_3, Int_Glob ($0) [12]
3:subu P:$_4, $6, $_3 [13]
2:bcmtn.e $_2, $_1, $L48 [14]
    {1_1, 1_3, 2_1, 2_2, 3_1, 3_3, 3_4|, {1_3, 1_4,
3_3, 3_4|
4:move P:$5, $0 [15]
4:sw $_4, 0 ($_5) [16]
2:nop [17]
4:nop [18]


$L48:
3:nop [19]
2:nop [20]
1:lcmt.ne $5, $0, $L46 [21]
    {1_3, 1_4, 2_2, 3_1, 3_3, 3_4|, ||
1:rcmt $31 [22]
    {1_1|
1:nop [23]
1:nop [24]

```

【図 19】



【図 20】



【図 21】

reflect:

```

move $114, $6; move $113, $5; move $112, $4
slti $115, $114, 2; nop; nop
bne $115, $0, $L109; nop; nop
lw.e $117, boardsize($0); addiu $116, $113, 1; nop
subu $113, $117, $116; nop; nop

```

\$L109:

```

addiu $118, $0, 1; nop; nop
beq $114, $118, $L111; nop; nop
addiu $119, $0, 3; nop; nop
bne $114, $119, $L110; nop; nop

```

\$L111:

```

lw.e $121, boardsize($0); addiu $120, $112, 1; nop
subu $112, $121, $120; nop; nop

```

\$L110:

```

lw.e $123, boardsize($0); nop; nop
mult $113, $123; nop; nop
nop; nop; nop
nop; nop; nop
mflo $124; nop; nop
jr $31; addu $2, $124, $112; nop

```

【図22】

(基本ブロック1)

```

データ依存列1  move $114, $6
                  slti $115, $114, 2
                  bne  $115, $0, $L109
データ依存列2  move $113, $5
データ依存列3  move $112, $4
    
```

(基本ブロック2)

```

データ依存列4  lw. e $117, boardsize($0)
データ依存列5  addiu $116, $113, 1
                  subu $113, $117, $116
    
```

(基本ブロック3)

```

データ依存列6  addiu $118, $0, 1
                  beq  $114, $118, $L111
    
```

(基本ブロック4)

```

データ依存列7  addiu $119, $0, 3
                  bne  $114, $119, $L110
    
```

(基本ブロック5)

```

データ依存列8  lw. e $121, boardsize($0)
データ依存列9  addiu $120, $112, 1
                  subu $112, $121, $120
    
```

(基本ブロック6)

```

データ依存列10 lw. e $123, boardsize($0)
                  mult $113, $123
                  nop
                  nop
                  mflo $124
                  addu $2, $124, $112
データ依存列11 jr  $31
    
```

【図 2 3】

```
reflect:
    lw.e $123, boardsize($0); move $114, $6; move $11
3. $5:
    mult $113, $123; slti $115, $114, 2; move $112, $4
    nop: lw.e $117, boardsize($0); addiu $116, $113, 1
    nop: bne $115, $0, $L109; subu $113, $117, $116
$L109:
    mflo $124; addiu $118, $0, 1; addiu $119, $0, 3
    nop: beq $114, $118, $L111; nop
    nop: bne $114, $119, $L110; nop
$L111:
    addiu $120, $112, 1; lw.e $121, boardsize($0); nop
    subu $112, $121, $120; nop: nop
$L110:
    addiu $2, $124, $112; jr $31; nop
```

【図 2 4】

```
reflect:
    3:lw.e $123, boardsize($0); 1:move $114, $6; 1:move $11
3. $5:
    3:mult $113, $123; 1:slti $115, $114, 2; 2:move $112, $4
    3:nop: 3:lw.e $117, boardsize($0); 3:addiu $116, $113, 1
    3:nop: 1:bne $115, $0, $L109; 3:subu $113, $117, $116
$L109:
    3:mflo $124; 1:addiu $118, $0, 1; 3:addiu $119, $0, 3
    3:nop: 1:beq $114, $118, $L111; 3:nop
    1:nop: 1:bne $114, $119, $L110; 1:nop
$L111:
    1:addiu $120, $112, 1; 1:lw.e $121, boardsize($0); 1:nop
    1:subu $112, $121, $120; 1:nop: 1:nop
$L110:
    1:addiu $2, $124, $112; 1:jr $31; 1:nop
```

【図 2 5】

reflect:

3:lw.e \$123,boardsize(\$0); 1:move \$114,\$6; 1:move \$113,\$5;

3:mult \$113,\$123; 1:slti \$115,\$114,2; 2:move \$112,\$4

3:nop; 3:lw.e \$117,boardsize(\$0); 3:addiu \$116,\$113,1

3:nop; 1:cmt.ne \$115,\$0.; 3:subu \$113,\$117,\$116

{2\_1,2\_3,3\_1,3\_2,3\_3},{2\_3,3\_3}

3:mflo \$124; 1:addiu \$118,\$0,1; 3:addiu \$119,\$0,3

3:nop; 1:bcmt.eq \$114,\$118,\$L111.; 3:nop

{1\_3,2\_1,3\_3,3\_4},{3\_3,3\_4}

1:nop; 1:bcmt.ne \$114,\$119,\$L110.; 1:nop

{1\_1,2\_1,3\_1},||

SL111:

1:addiu \$120,\$112,1; 1:lw.e \$121,boardsize(\$0); 1:nop

1:subu \$112,\$121,\$120; 1:nop; 1:nop

SL110:

1:addiu \$2,\$124,\$112; 1:rcmt \$31.; 1:nop

{1\_1,2\_1}

【図 26】

```

reflect:
    3:lw.e $_1, boardsize($0); 1:move P:$_1, $6; 1:move P:$3,
    $5;
    3:mult $3, $_1; 1:slli $_1, $_1, 2; 2:move P:$7, $4
    3:nop; 3:lw.e P:$3_2, boardsize($0); 3:addiu $_1, $3, 1
    3:nop; 1:cmt.ne $_1, $0.; 3:subu $3, $2, $_1
        |2_1, 2_3, 3_1, 3_2, 3_3|, |2_3, 3_3|
    3:mflo P:$2; 1:addiu $_2, $0, 1; 3:addiu P:$2_3, $0, 3
    3:nop; 1:bcmt.eq $_1, $_2, $L111.; 3:nop
        |1_3, 2_1, 3_3, 3_4|, |3_3, 3_4|
    1:nop; 1:bcmt.ne $_1, $_3, $L110.; 1:nop
        |1_1, 2_1, 3_1|, ||
SL111:
    1:addiu $_3, $7, 1; 1:lw.e P:$1_4, boardsize($0); 1:nop
    1:subu $7, $4, $_3; 1:nop; 1:nop
SL110:
    1:addiu $2, $_2, $7; 1:rcmt $31.; 1:nop
        |1_1, 2_1|

```

【図 27】

```

    beq r3, r4, L2
    li r5, 0
    j L1
L2: sll r6, r10, 2
    li r5, 1
L1: move r2, r5

```

【図 28】

```

(1) pseq <p1, p2>, r3, r4
(2) <p2> li r5, 0
(3) <p1> sll r6, r10, 2
(4) <p1> li r5, 1
(5) move r2, r5

```

【書類名】 要約書

【要約】

【課題】 広い範囲でのout-of-order実行と、不必要な命令実行が生じた場合の性能低下の度合を小さくすることを可能とする中央演算装置の提供。

【解決手段】 プログラムが予め定められたデータ依存性を有する命令列の単位で区切られ、各命令列間の制御依存性はコミット命令により表現され、データ依存性はフラグを命令が使用するレジスタに付与することにより表現され、識別番号を命令毎に付与する識別番号付与手段6と、命令を演算実行ユニット12～14に属する複数のバッファ8～10に割り当てる演算器割当手段7と、特定の命令列が前記コミット命令の実行により承認された場合に、レジスタを更新させるレジスタ更新手段19と、メモリを更新させるメモリ更新手段21とを備えたことを特徴とする中央演算装置。

【選択図】 図1



認定・付加情報

|         |                    |
|---------|--------------------|
| 特許出願の番号 | 平成11年 特許願 第267889号 |
| 受付番号    | 59900919439        |
| 書類名     | 特許願                |
| 担当官     | 第七担当上席 0096        |
| 作成日     | 平成11年 9月27日        |

<認定情報・付加情報>

|       |             |
|-------|-------------|
| 【提出日】 | 平成11年 9月22日 |
|-------|-------------|

出 願 人 履 歴 情 報

識別番号 [000003078]

|          |                  |
|----------|------------------|
| 1. 変更年月日 | 1990年 8月22日      |
| [変更理由]   | 新規登録             |
| 住 所      | 神奈川県川崎市幸区堀川町72番地 |
| 氏 名      | 株式会社東芝           |